Спрос на первый российский RISC-V-микроконтроллер MIK32 «Амур» превзошёл ожидания

Все правильно, молодцы
начинать надо с малого
Это сообщение отредактировал TyuLop - 5 мая 2024 в 16:22

Цитата (sss555 @ 6.05.2024 - 01:06)

Цитата (uniJap @ 5.05.2024 - 15:36) видел я этот амур. Эта штука и ядерный взрыв переживет. Самый большой в мире микроконтроллер?

Нет, там же указан типоразмер.

Он просто ламповый.

Цитата (Springfield @ 5.05.2024 - 15:44)

Цитата (Dikon10 @ 05.05.2024 - 15:39) Не хочу гуглить. Для чего оно применяется? Для продукции военного назначения скорее всего? Используются в различном оборудовании. От сигнализации до устройств умного дома. Их не миллионы надо производить, а миллиарды. Универсальная штука

Лучше триллионы, думаю

Цитата (gelezo131 @ 5.05.2024 - 18:56)

Странно, когда я такие новости публикую улетает в утиль. Вообще в РФ даже корпусирование схем начали делать, ещё пару лет и будут литографы китайские на микроне стоять..

Последнее время просто растет число экспертов на сайте, скоро один Джус останется только в топе, остальные темы без шансов тут и генетики и вирусологи и программисты и сценаристы и газо-сварщики и мебельшики и политики аналитики.

...


Это сообщение отредактировал Malicious - 5 мая 2024 в 16:42

Если спрос инномтраных компаний то норм, но скорее всего заказы идут внутри страны дабы пилить бюджет на заказах.
Размещено через приложение ЯПлакалъ

Kитайцы плотно сидят на Risc-V процессорах. Все-таки это Open source + Free licence. Очень oчень дешёвые в производстве. для примера их ESP32 использует. Некорректно их сравнивать с STM32 и другими ARM процессорами. Сопоставимый STM32 по производительности порвет их как тузик грелку. У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI....

Тут 25 ольгинских трется или один на 25 акках.
Размещено через приложение ЯПлакалъ

Цитата (Skipper007 @ 5.05.2024 - 19:44)

Kитайцы плотно сидят на Risc-V процессорах. Все-таки это Open source + Free licence. Очень oчень дешёвые в производстве. для примера их ESP32 использует. Некорректно их сравнивать с STM32 и другими ARM процессорами. Сопоставимый STM32 по производительности порвет их как тузик грелку. У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI....

Вам бы топик создать на эту тему отдельно, реально интересно читать, зацепили так сказать... +

Будут ставить в стиральные машины "Газпром бытовые системы".

Цитата (Skipper007 @ 5.05.2024 - 16:44)

Kитайцы плотно сидят на Risc-V процессорах. Все-таки это Open source + Free licence. Очень oчень дешёвые в производстве. для примера их ESP32 использует. Некорректно их сравнивать с STM32 и другими ARM процессорами. Сопоставимый STM32 по производительности порвет их как тузик грелку. У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI....

Что за бред вы несете? Risc-V это открытая архитектура, спецификация на ядро (стандартизация комманд, модулей, архитектуры), а не код ядра. При чем тут опенсурс?. Далее: сопоставимый STM32 стоит сильно дороже и при этом не выигрывает в производительности, обя ядра risc и примерно одинаковы по производительности. В качестве эспериментая я лично сравнивал несколько STM32 и Risc-v от wch на одинаковых частотах в разных тестах. А бред про внешнюю память по Qspi видимо взяли из того, что у ESP есть такая фича. А ума понять архитектуру и что это лишь дополнительное подключение внешней памяти конкретной ESP32 и отношения к risc-v не имеет- не хватило?
Это сообщение отредактировал Krungel - 5 мая 2024 в 17:11

Цитата (R0mul @ 5.05.2024 - 18:48)

" из-за чего их корпусирование осуществляется не только на своих мощностях в подмосковном Зеленограде, но и на стороннем контрактном производстве." Стороннее контрактное производство в Китае? Не хотелось бы узнать, как в последнее время происходит, что изначально Китай, а уже потом из их компонентов маленькое помещение с 5 таджиками где то в Зеленограде упаковывает эти изделия в коробки сделанные так же в Китае...

В статье написано, где находится стороннее контрактное производство. но специально нужно вырвать из контекста, иначе обосрать не выйдет?

Очень рад таким новостям

Цитата (Krungel @ 5.05.2024 - 17:09)

Цитата (Skipper007 @ 5.05.2024 - 16:44) Kитайцы плотно сидят на Risc-V процессорах. Все-таки это Open source + Free licence. Очень oчень дешёвые в производстве. для примера их ESP32 использует. Некорректно их сравнивать с STM32 и другими ARM процессорами. Сопоставимый STM32 по производительности порвет их как тузик грелку. У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI.... Что за бред вы несете? Risc-V это открытая архитектура, спецификация на ядро (стандартизация комманд, модулей, архитектуры), а не код ядра. При чем тут опенсурс?. Далее: сопоставимый STM32 стоит сильно дороже и при этом не выигрывает в производительности, обя ядра risc и примерно одинаковы по производительности. В качестве эспериментая я лично сравнивал несколько STM32 и Risc-v от wch на одинаковых частотах в разных тестах. А бред про внешнюю память по Qspi видимо взяли из того, что у ESP есть такая фича. А ума понять архитектуру и что это лишь дополнительное подключение внешней памяти конкретной ESP32 и отношения к risc-v не имеет- не хватило?

Взял отсюда....

Память:
- ОПЗУ (Однократно программируемая ПЗУ) - 256 бит;
- ОЗУ - 16 КБ;
- ПЗУ (EEPROM) - 8 КБ;
- Подключаемая внешняя память программ (QSPI Flash) - до 16 МБ;
- Кэш память внешней шины памяти программ - 1 кБ.

Где тут внутренний флаш для программы??? EEPROM? и где математический сопроцессор FPU?
Это сообщение отредактировал Skipper007 - 5 мая 2024 в 17:21

На стиралки и ракеты...

скорее всего технология корпусирования очень старая или полуручная.

Цитата (AlexAxel @ 5.05.2024 - 16:27)

Цитата (sss555 @ 6.05.2024 - 01:06) Цитата (uniJap @ 5.05.2024 - 15:36) видел я этот амур. Эта штука и ядерный взрыв переживет. Самый большой в мире микроконтроллер? Нет, там же указан типоразмер. Он просто ламповый.

технология не мелкая. потому и переживет.

афигенный контроллер был бы если бы стоил 200 руб (иностра аналог стоит 110) ,но не за 3 тыс, сетевых интерфейсов нет, памяти маловато,его ёщё попробуй купи.
И не факт что это не перепак
Это сообщение отредактировал rafs - 5 мая 2024 в 17:26

Цитата (Skipper007 @ 5.05.2024 - 17:16)

Цитата (Krungel @ 5.05.2024 - 17:09) Цитата (Skipper007 @ 5.05.2024 - 16:44) Kитайцы плотно сидят на Risc-V процессорах. Все-таки это Open source + Free licence. Очень oчень дешёвые в производстве. для примера их ESP32 использует. Некорректно их сравнивать с STM32 и другими ARM процессорами. Сопоставимый STM32 по производительности порвет их как тузик грелку. У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI.... Что за бред вы несете? Risc-V это открытая архитектура, спецификация на ядро (стандартизация комманд, модулей, архитектуры), а не код ядра. При чем тут опенсурс?. Далее: сопоставимый STM32 стоит сильно дороже и при этом не выигрывает в производительности, обя ядра risc и примерно одинаковы по производительности. В качестве эспериментая я лично сравнивал несколько STM32 и Risc-v от wch на одинаковых частотах в разных тестах. А бред про внешнюю память по Qspi видимо взяли из того, что у ESP есть такая фича. А ума понять архитектуру и что это лишь дополнительное подключение внешней памяти конкретной ESP32 и отношения к risc-v не имеет- не хватило? Взял отсюда.... Память: - ОПЗУ (Однократно программируемая ПЗУ) - 256 бит; - ОЗУ - 16 КБ; - ПЗУ (EEPROM) - 8 КБ; - Подключаемая внешняя память программ (QSPI Flash) - до 16 МБ; - Кэш память внешней шины памяти программ - 1 кБ. Где тут внутренний флаш для программы??? EEPROM?

Я не знаю что это и откуда. Но даже если так и написано, то это не имеет отношения к самой архитектуре Risc-V. Risc-V это ядро, к подключению памяти не имеет отношения. Можешь AHB, можешь Wishbone, можешь общюю или раздельную, а можешь сделать какой модуль для подключения внутренней шины через QSPI. Нельзя утверждать: "У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI". Это к Risc-V отношения не имеет.
ЗЫ: да и FPU это расширение комманд в Risc-V, оно вполне себе описано и даже реализовано например в тех же китайских контроллерах WCH. И кстати там есть один и теже контроллеры как с ядром RISC-V так и ARM вроде M0
Это сообщение отредактировал Krungel - 5 мая 2024 в 17:28

Цитата (0ben @ 5.05.2024 - 15:51)

MIK32 АМУР 3000 р/шт STM32F103C8T6 130 р/шт

а разве STM32F103C8T6, это risk-v?

кстати, про риски.
доска с risk-v на которой можно запускать полноценный Linux стоит всего 9$ - гуглим Milk-V Duo
Это сообщение отредактировал Aberrant - 5 мая 2024 в 17:49

Цитата (Krungel @ 5.05.2024 - 17:26)

Цитата (Skipper007 @ 5.05.2024 - 17:16) Цитата (Krungel @ 5.05.2024 - 17:09) Цитата (Skipper007 @ 5.05.2024 - 16:44) Kитайцы плотно сидят на Risc-V процессорах. Все-таки это Open source + Free licence. Очень oчень дешёвые в производстве. для примера их ESP32 использует. Некорректно их сравнивать с STM32 и другими ARM процессорами. Сопоставимый STM32 по производительности порвет их как тузик грелку. У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI.... Что за бред вы несете? Risc-V это открытая архитектура, спецификация на ядро (стандартизация комманд, модулей, архитектуры), а не код ядра. При чем тут опенсурс?. Далее: сопоставимый STM32 стоит сильно дороже и при этом не выигрывает в производительности, обя ядра risc и примерно одинаковы по производительности. В качестве эспериментая я лично сравнивал несколько STM32 и Risc-v от wch на одинаковых частотах в разных тестах. А бред про внешнюю память по Qspi видимо взяли из того, что у ESP есть такая фича. А ума понять архитектуру и что это лишь дополнительное подключение внешней памяти конкретной ESP32 и отношения к risc-v не имеет- не хватило? Взял отсюда.... Память: - ОПЗУ (Однократно программируемая ПЗУ) - 256 бит; - ОЗУ - 16 КБ; - ПЗУ (EEPROM) - 8 КБ; - Подключаемая внешняя память программ (QSPI Flash) - до 16 МБ; - Кэш память внешней шины памяти программ - 1 кБ. Где тут внутренний флаш для программы??? EEPROM? Я не знаю что это и откуда. Но даже если так и написано, то это не имеет отношения к самой архитектуре Risc-V. Risc-V это ядро, к подключению памяти не имеет отношения. Можешь AHB, можешь Wishbone, можешь общюю или раздельную, а можешь сделать какой модуль для подключения внутренней шины через QSPI. Нельзя утверждать: "У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI". Это к Risc-V отношения не имеет. ЗЫ: да и FPU это расширение комманд в Risc-V, оно вполне себе описано и даже реализовано например в тех же китайских контроллерах WCH. И кстати там есть один и теже контроллеры как с ядром RISC-V так и ARM вроде M0

Сам центральный кор может и не плох. Не зря Risk-V NVida пыталась на видеокартах использовать но отказались от этого направления. Но без быстрой памяти и быстрого доступа программной памяти к командам процессора это как двигатель от БМВ поставить на запорожец.
Risk-V - Free licence Китайцы именно за это их любят. ARM (Advanced RISC Machine)- нет.

Если для стиральной машинки то хватит с запасом.
Если просчитывать G-Sensor XYZ или просчитывать другие вектора или траектории тут для sin,cos,tg ой как FPU желателен....

Малина-Пико хоть и АРМ но команды процессора так-же во внешней серийной флэшке. Из за чего СТМ32 их уделывает но СТМ32 стоит в двое дороже чем плата Малины-Пико вместе с доставкой..
Это сообщение отредактировал Skipper007 - 5 мая 2024 в 17:59

Цитата (Launcher @ 5.05.2024 - 21:46)

И чем оно отличается от AVR32? Обрезок?

ценой же, дороже наверное в разы

Цитата (R0mul @ 5.05.2024 - 19:48)

" из-за чего их корпусирование осуществляется не только на своих мощностях в подмосковном Зеленограде, но и на стороннем контрактном производстве." Стороннее контрактное производство в Китае? Не хотелось бы узнать, как в последнее время происходит, что изначально Китай, а уже потом из их компонентов маленькое помещение с 5 таджиками где то в Зеленограде упаковывает эти изделия в коробки сделанные так же в Китае...

Так ттолько лохи делают. Профессионалы пакуют в бренированные коробки прямо в Китае.

Цитата (Skipper007 @ 5.05.2024 - 17:50)

Цитата (Krungel @ 5.05.2024 - 17:26) Цитата (Skipper007 @ 5.05.2024 - 17:16) Цитата (Krungel @ 5.05.2024 - 17:09) Цитата (Skipper007 @ 5.05.2024 - 16:44) Kитайцы плотно сидят на Risc-V процессорах. Все-таки это Open source + Free licence. Очень oчень дешёвые в производстве. для примера их ESP32 использует. Некорректно их сравнивать с STM32 и другими ARM процессорами. Сопоставимый STM32 по производительности порвет их как тузик грелку. У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI.... Что за бред вы несете? Risc-V это открытая архитектура, спецификация на ядро (стандартизация комманд, модулей, архитектуры), а не код ядра. При чем тут опенсурс?. Далее: сопоставимый STM32 стоит сильно дороже и при этом не выигрывает в производительности, обя ядра risc и примерно одинаковы по производительности. В качестве эспериментая я лично сравнивал несколько STM32 и Risc-v от wch на одинаковых частотах в разных тестах. А бред про внешнюю память по Qspi видимо взяли из того, что у ESP есть такая фича. А ума понять архитектуру и что это лишь дополнительное подключение внешней памяти конкретной ESP32 и отношения к risc-v не имеет- не хватило? Взял отсюда.... Память: - ОПЗУ (Однократно программируемая ПЗУ) - 256 бит; - ОЗУ - 16 КБ; - ПЗУ (EEPROM) - 8 КБ; - Подключаемая внешняя память программ (QSPI Flash) - до 16 МБ; - Кэш память внешней шины памяти программ - 1 кБ. Где тут внутренний флаш для программы??? EEPROM? Я не знаю что это и откуда. Но даже если так и написано, то это не имеет отношения к самой архитектуре Risc-V. Risc-V это ядро, к подключению памяти не имеет отношения. Можешь AHB, можешь Wishbone, можешь общюю или раздельную, а можешь сделать какой модуль для подключения внутренней шины через QSPI. Нельзя утверждать: "У Risc-V программа находится во внешней памяти и команды процессора читаются серийным протоколом QSPI". Это к Risc-V отношения не имеет. ЗЫ: да и FPU это расширение комманд в Risc-V, оно вполне себе описано и даже реализовано например в тех же китайских контроллерах WCH. И кстати там есть один и теже контроллеры как с ядром RISC-V так и ARM вроде M0 Сам центральный кор может и не плох. Не зря Risk-V NVida пыталась на видеокартах использовать но отказались от этого направления. Но без быстрой памяти и быстрого доступа программной памяти к командам процессора это как двигатель от БМВ поставить на запорожец. Risk-V - Free licence Китайцы именно за это их любят. ARM (Advanced RISC Machine)- нет. Если для стиральной машинки то хватит с запасом. Если просчитывать G-Sensor XYZ или просчитывать другие вектора или траектории тут для sin,cos,tg ой как FPU желателен....

Спецификация Risc-V это развитие рисковой архитектуры, где учтены проблемы прошлых разработок включая развитие ARM архитектуры. Там определены базовые функции, супервизоры, прерывания, кодирование и обработка комманд, расширения итд итп. Быстрая память и доступ определяется не ядром, а реализацией шины, памяти итд. Поэтому в теории без разницы будет ли там Risc-V или ARM. Ньанс лишь в том, что ARM уже разведен и отлажен в реальных чипах, Risc-V относительно новая и реализовывать придется все самому. На данный момент есть несколько открытых реализаций, которые прошли верификацию, которые китайцы и используют, заменяя в старых клонах STM ядро с ARM на Risc-v.
А насчет sin, cos итд, это опять же отношения непосредственно к FPU не имеет, обычно это расширение CORDIC, описание которого, опять же, продумано в Risc-v. А вот есть ли реализации - не знаю.
Это сообщение отредактировал Krungel - 5 мая 2024 в 18:01

Цитата (Krungel @ 5.05.2024 - 17:59)

Спецификация Risc-V это развитие рисковой архитектуры, где учтены проблемы прошлых разработок включая развитие ARM архитектуры. Там определены базовые функции, супервизоры, прерывания, кодирование и обработка комманд, расширения итд итп. Быстрая память и доступ определяется не ядром, а реализацией шины, памяти итд. Поэтому в теории без разницы будет ли там Risc-V или ARM. Ньанс лишь в том, что ARM уже разведен и отлажен в реальных чипах, Risc-V относительно новая и реализовывать придется все самому. На данный момент есть несколько открытых реализаций, которые прошли верификацию, которые китайцы и используют, заменяя в старых клонах STM ядро с ARM на Risc-v. А насчет sin, cos итд, это опять же отношения непосредственно к FPU не имеет, обычно это расширение CORDIC, описание которого, опять же, продумано в Risc-v. А вот есть ли реализации - не знаю.

В корпорации ARM тоже на месте не сидят и ворон в окне не считают. Все что-то исправляют. Сейчас я уже на 33 сижу (продолжение 4-го). Гонка технологий.

Китайцы + Risc-V = .....
Это сообщение отредактировал Skipper007 - 5 мая 2024 в 18:09